亚洲国产精品久久久久久久久,久久久精品99,久久久久久久久一区二区,久久久久久久久久久精,99久久精品国产91久久久,国内精品久久久久久久久久,久久9久

DDR測試,開放式硬件實驗室

單價: 面議
發(fā)貨期限: 自買家付款之日起 天內發(fā)貨
所在地: 直轄市 上海
有效期至: 長期有效
發(fā)布時間: 2023-12-20 02:06
最后更新: 2023-12-20 02:06
瀏覽次數(shù): 199
采購咨詢:
請賣家聯(lián)系我
發(fā)布企業(yè)資料
詳細說明
DDR測試,開放式硬件實驗室


  DDR3相較于DDR2而言主要有如下幾個特點:
  1.突發(fā)長度(Burst Length,BL):由于DDR3的預取為8bit,突發(fā)傳輸周期(Burst Length,BL)也固定為8,而對于DDR2和早期的DDR架構系統(tǒng),BL=4也是常用的,DDR3為此增加了一個4bit Burst Chop(突發(fā)突變)模式,即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數(shù)據(jù)突發(fā)傳輸,屆時可通過A12地址線來控制這一突發(fā)模式。需要指出的是,任何突發(fā)中斷操作都將在DDR3內存中予以禁止,且不予支持,取而代之的是更靈活的突發(fā)傳輸控制(如4bit順序突發(fā))。
  2.尋址時序(Timing):就像DDR2從DDR轉變而來后延遲周期數(shù)增加一樣,DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2~5之間,而DDR3則在5~11之間,且附加延遲(AL)的**也有所變化。DDR2時AL的范圍是0~4,而DDR3時AL有三種選項,分別是0、CL-1和CL-2。DDR3還新增加了一個時序參數(shù)-寫入延遲(CWD),這一參數(shù)將根據(jù)具體的工作頻率而定。


------------------------------------

相關開放式產(chǎn)品
相關開放式產(chǎn)品
相關產(chǎn)品
 
晴隆县| 台北县| 砀山县| 南江县| 泉州市| 亳州市| 郎溪县| 北安市| 忻州市| 武陟县| 柳州市| 双桥区| 永和县| 洛宁县| 佛山市| 滨海县| 潞西市| 邵阳市| 通道| 阳西县| 离岛区| 定结县| 衡南县| 蒲城县| 花垣县| 吴旗县| 永年县| 凤城市| 闻喜县| 齐河县| 益阳市| 阿合奇县| 兴仁县| 屏边| 神池县| 闽清县| 宁晋县| 镇宁| 徐水县| 江陵县| 宿州市|